Dans ce chapitre, vous allez pas-à-pas apprendre à concevoir différents types de compteurs asynchrones.
Diviseur de fréquence par deux
Le diviseur de fréquence par deux est capable de produire sur la sortie Q un signal dont la fréquence est la moitié de la fréquence de l' horloge d'entrée. La mise en œuvre la plus simple consiste à utiliser une bascule D sensible sur front (voir chapitre précédent) où la sortie nQ est connectée à D, comme illustré ci-dessous.
Dans la simulation logique sous DSCH, l'horloge d'entrée change l'état de ClockDiv2 à chaque front descendant. Le signal de réinitialisation Reset est actif au niveau haut. Lorsqu'il est actif, il maintient la sortie à 0.
On remarque alors que la fréquence du signal sur la sortie Q est bien deux fois plus faible que la fréquence de l'horloge Clock.
Compteur asynchrone 0..15
La cellule de division par deux peut être mise en cascade pour créer un compteur asynchrone permettant de compter de 0 à 15, par exemple. On utilise donc une chaîne de quatre cellules de Dreg (bascule D sur front), comme illustré ci-dessous, pour générer les 4 sorties qui représenteront les 4 bits du compteur. La synchronisation de chaque étage est simplement effectuée par la sortie du compteur précédent. Le compteur binaire à 4 étages affiche les nombres de 0 à 15, grâce à un afficheur dont les entrées sont connectées aux sorties des bascules D.
Notez que le signal de réinitialisation Reset est commun à tous les étages.
Déterminez la bascule qui génère le poids fort et celle qui génère le poids faible.
Réponse :
L'horloge externe Clock1 commande la première bascule D (Dreg5), dont la sortie correspond au bit de poids faible (il changera d'état à chaque front descendant de Clock1). La sortie de Q de cette bascule D sert d'horloge pour la suivante et ainsi de suite jusqu'à la dernière bascule (Dreg8), dont la sortie correspond au poids faible du mot de 4 bits.
La simulation reportée ci-dessous montre les valeurs successives attendues.
Variante du Compteur Asynchrone
La figure ci-dessous propose un compteur de 0 à 11.
Basé sur l'architecture du compteur étudié précédemment, il utilise une porte ET à 4 entrées, chacune connectée à une sortie de bascule Dreg (Q ou nQ selon le nombre à atteindre), pour générer une commande de réinitialisation générale des cellules de Dreg une fois que le nombre souhaité (12) a été atteint.
La simulation est reportée ci-dessous. On note la remise à zéro une fois la valeur 12 atteinte.
Dans ce chapitre, vous avez appris à réaliser un diviseur de fréquence par 2, que vous avez réutilisé pour réaliser des compteurs asynchrones. Dans le chapitre suivant, vous découvrirez comment concevoir différents types de registres.
